This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

2010010 111 1110 11110 500 1110 1100 110
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
A FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

- (54) SYNCHRONIZING CIRCUIT
- (11) 4-115790 (A) (43) 16.4.1992 (19) JP
- (21) Appl. No. 2-236474 (22) 5.9.1990
- (71) SHARP CORP (72) KATSUYA MIZUKATA(3)
- (51) Int. Cl⁵. H04N5/93,G11B20/02,G11B20/12,H04K1/00,H04L7/08,H04N5/10

PURPOSE: To attain synchronization by applying masking to a composite synchronizing signal when a specific signal is added between horizontal synchronizing signals and fetching a composite synchronizing signal not through a mask circuit when a noise signal is included.


CONSTITUTION: In the case of the synchronizing circuit in which a horizontal synchronizing signal and a vertical synchronizing signal are obtained from a composite synchronizing signal, masking is applied to the composite synchronizing signal to obtain a masked composite synchronizing signal from which a specific signal is eliminated when the specific signal is added between the horizontal synchronizing signals of the composite synchronizing signal and the added period of the specific signal is limited to a prescribed period with respect to the vertical synchronizing signal. Whether or not a noise signal is included in the composite synchronizing signal is decided. When the deciding circuit decides it that the noise signal is included in the composite synchronizing signal, the composite synchronizing signal not through the mask circuit is fetched to obtain the horizontal synchronizing signal and the vertical synchronizing signal and when the discrimination circuit discriminates it that no noise signal is included, the composite synchronizing signal obtained from the mask circuit and subjected to masking is fetched as the composite synchronizing signal to obtain the horizontal synchronizing signal and the vertical synchronizing signal thereby obtaining the horizontal synchronizing signal and the vertical synchronizing signal not disturbing the picture from the obtained composite synchronizing signal.

(54) POWER SUPPLY DISPLAY DEVICE FOR AMPLIFIER FOR CATV EQUIPMENT

- (11) 4-115791 (A) (43) 16.4.1992 (19) JP
- (21) Appl. No. 2-236093 (22) 6.9.1990
- (71) HOCHIKI CORP (72) KEIICHI HAMADA(1)
- (51) Int. Cl5. H04N7/10

PURPOSE: To confirm whether a power supply is 100VAC power supply or a power supply through a coaxial cable at a glance by changing a color lighted on a display section depending on the power used, commercial 100VAC power supply or power supply through the coaxial cable.


CONSTITUTION: When a 100VAC power supply is selected as the power supply, an input power supply changeover switch 4 is turned to the position of 100VAC 4a. In this case, a voltage is applied to a constant voltage power supply 9 through a transformer 8 and an amplifier is operative, A power supply display light changeover switch 10 is connected to the position of terminal 10a in interlocking with the switch 4. Thus, the circuit toward an LED 5a is formed and the LED 5a is lighted in red when the constant voltage power supply 9 is activated. On the other hand, when the power feeding through a coaxial cable is selected, the input power supply changeover switch 4 is turned to the position of a coaxial cable feeding 4b. In this case, the switches are connected as shown in broken lines, the switch 10 is switched in interlocking therewith and the circuit toward an LED 5b is formed, and the LED 5b is lighted in green when the constant voltage power supply 9 is activated.



- (54) PICTURE SIGNAL CODING SYSTEM
- (11) 4-115792 (A) (43) 16.4.1992 (19) JP
- (21) Appl. No. 2-234376 (22) 6.9.1990
- (71) HITACHI LTD (72) IWAO ISHINABE
- (51) Int. Cl⁵. H04N7/137,G06F11/10,G06F15/66,H03M13/00,H04B14/04,H04L1/00, H04N7/14,H04N7/15,H04N11/04

PURPOSE: To improve the probability of a picture reproduced correctly by controlling the frequency of occurrence of in-frame prediction so as to be increased in an environment where an error is not completely recovered by an error correction code only so as to refresh frequently a deteriorated picture caused due to transmission error.

CONSTITUTION: A reception coded data inputted to a transmission input line 1h is inputted also to a circuit 14, the circuit 14 measures the reception error rate of the coded data and outputs a measured error rate to an output line le. An inter-frame prediction decision signal 1c outputted from a picture coding circuit 11 is inputted to counters 121-123. The counters 121-123 increase the count when the signal 1c represents inter-frame prediction. A prediction control circuit 13 compares the count with an inter-frame prediction continuous limit number based on the error rate from the circuit 14. The circuit 13 controls the frequency of occurrence of in-frame prediction so as to be increased when the transmission error rate is large, that in the case of an environment with deteriorated transmission quality or in an environment in which transmission quality is tentatively deteriorated.



⑲ 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平4-115790

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)4月16日

H 04 N 5/93 G 11 B 20/02 20/12 A K 7205-5C 9197-5D

1 0 2 9074-5D%

審査請求 未請求 請求項の数 1 (全7頁)

会発明の名称 同期回路

②特 願 平2-236474

②出 願 平2(1990)9月5日

@発明者 水方

勝哉

大阪府大阪市阿倍野区長池町22番22号 シャーブ株式会社

内

@ 発明者 川口

登 史

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

@発明者竹田

大阪府大阪市阿倍野区長池町22番22号

シャープ株式会社

F

個発明者 武

宏

信

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

⑦出 顋 人 シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

四代理 人 弁理士 西教 圭一郎 外1名

最終頁に続く

明 相 書

1、発明の名称

同期回縣

2、特許請求の範囲

複合同期信号から水平同期信号および最直同期 信号を得る阿期回路において、

複合同類信号中の水平同期信号の同に特定信号が付加されていて、かつその特定信号の付加期間が垂直同期信号を基準にして一定期間に限定される場合に、複合問期信号にマスキングを越して前記特定信号を除去したマスク済み複合同期信号を得るマスク回路と、

複合詞期個号中にノイズ信号が含まれるか否か を判定する判定回路と、・

前記判定回路がノイズ信号を含むと判定する場合には前記マスク回路を経ない複合同期信号を、また前記判定回路がノイズ信号を含まないとと対する場合にはマスク回路から得られるマスク済なする場合にはマスク回路の信号および垂直同期信号を得るべき複合問期信号として取り込む弁別回

路とを備えたことを特徴とする周期回路。

3、発明の詳細な説明

産業上の利用分野

本発明は、複合同期信号から水平回期信号および表面同期信号を得るようにしたディスプレイなどにおける問期回路に関する。

従来の技術

第3 図は、複合同期信号から水平同期信号および垂直同期信号を得るようにした従来の同期回路の概略的な様成を示すブロック図である。

PLL(Phase Locked Loop)回路1は、複合同期 48 号 S Y N を取り込み、その複合同期信号 S Y N の水平同期成分に同期したクロック C K と、次段のカウンタ 2 をリセットするリセットパルス R E S を生成するための回路である。

カウンタ2は、上記リセットバルスRESによってリセットされ上記クロックCKをカウントすることによって、複合問期信号SYNの水平同期 成分に同期した水平同期信号HSを生成する回路 である。 垂直同期成分分離回路3は、複合関期信号SYNを取り込み、その中の垂直両期成分に同期したパルスVSを生成する回路である。

全直同期信号生成回路4は、上記垂直同期成分分離回路3で生成されるパルスVSを上記カウンタ2で生成される水平同期信号HSに同期した垂直同期信号VHに変換する回路である。

発明が解決しようとする課題

と対する。 では、ないでは、できないのいかに、 では、ないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、できないでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのいでは、ないのには

複合映像信号から画像を混すことのない水平同期 信号および垂直両期信号を得ることのできる同期 回點を提供することである。

課題を解決するための手段

本発明は、複合同期信号から水平同期信号および無宜同期信号を得る両期回路において、

複合同期信号中の水平同期信号の間に特定信号が付加されていて、かつその特定信号の付加期間が垂直同期信号を基準にして一定期間に限定される場合に、複合同期信号にマスキングを施して対記特定信号を除去したマスク資み複合同期信号を得るマスク回路と、

複合問期信号中にノイズ信号が含まれるか否か を判定する判定回路と、

前記判定国路がノイズ信号を含むと判定する場合には前記マスク国路を優ない後合同期信号を、また前記判定国路がノイズ信号を含まないと、対し、 する場合にはマスク回路から得られるマスク国路から得られるマスク国路から得られるマスク国路から得られるマスク国期信号として取り込む弁別国 すなわち、上記コピーガード信号は垂直岡期信号が現れる時点の一定期間後から映像信号開始の2水平期間前までの期間に付加するように規格化されているが、このコピーガード信号に超因する水平開間続き、そのため表示菌像の上部に映像の乱れが発生することになる。

したがって、本発明の目的は、複合周期信号中の前後の水平同期信号の間にコピーガード信号のような特定信号が付加されている場合でも、その

路とを備えたことを特徴とする同期回路である。 作 用

実 施 例

第1 図は本発明の一実施例であるディスプレイ用の同期回路の概略的な構成を示すブロック図であり、第2 図はその同期回路の動作を示すタイミングチャートである。

第1図におけるPしし回路1、カウンタ2、垂直同期成分分離回路3および垂直同期信号生成回路4は、上述した従来の同期回路の場合とほぼ同

様である。ただし、PLL回路1には、後述する 切換え回路13を経た複合同期信号SYが入力され、垂直同期成分分離回路3には従来例の場合と 同様に未処理の複合同期信号SYNが直接入力される。

すなわち、上記PLL回路1は、複合同期信号SYを取り込み、その複合同期信号SYの水平同期成分に同期したクロックCKと、次段のカウンタ2をリセットするリセットパルスRESを生成するための回路である。

カウンタ2は、上記リセットパルスRESによってリセットされ上記クロックCKをカウントすることによって、複合同期信号SYの水平同期低分けに同期した第2区(1)に示す水平同期信号HSと、複合同期信号SYNに付加されるコピーガード信号CGの終了時点以降の時点を示す第2図(3)のパルスMSKとを生成する回路である。

垂直周期成分分離回路3は、複合同期信号SYNを取り込み、その中の垂直同期成分に同期したパルスVSを生成する回路である。

ウントまでの期間にコピーガード信号C G が付加されている。また、第2図(1)~第2図(5)の波形は1水平期間の波形を示している。

ゲート回路6は、パルスN1がローレベルの約のカウントの同じなどの計数が0カウントの同じけれ合同期信号を持つ回路では、は分子とには力する機能を持つ回路を持つ回路では、上記を開てしたのが出したのが出て、テレスを発生することになり、テレスを分子には、テレスを発生するとになった。かは信号が上記が一ト回路6より信号とことになる。

ノイズ判定回路では、前段のゲート回路6からの出力信号SCKに基づき、正常な複合同期信号SYNが入力されているか、またはノイズ状態にあるかを判定する回路であり、カウンタ2で生成される水平同期信号HSによって初期化され、ゲート回路6からの出力信号SCKを計数し、cカ

垂直周期信号生成回路4は、上記垂直同期成分分離回路3で生成されるパルスVSを上記カウンタ2で生成される水平同期信号HSに同期した垂直同期信号VHに変換する回路である。

なお、 第2図(6)に示す 複合同期信号SYNでは、上記HSカウンタ5のmカウントからロカ

ウント目に第2図(13)に示すパルスNを出力するカウンタによって構成されている。このクイズ判定回路7は、HSカウンタ5のロカウントの間だけ、ゲート回路6の出力が号SCKを針数するので、複合問期は日のカウンイズ状態のときにはカウント数が増加してカウントに達してパルスNを出力することを意味する。

ラッチ回路8は、ノイズ判定回路7から出力されるパルスNでセットされ、HSカウンタラからのパルスN2でリセットされて、第2回(14)に示すようにパルスNの立ち下がりの時点からパルスN2の立ち下がりの時点までの期間にハイレベルとなるパルスAを出力する回路7がノイズ状態であると判定したときに出力される。

ORゲート9は、上記ラッチ回路8から出力されるパルスAと、HSカウンタラから出力されるパルスCUTとの論理和をとり、論理和信号とし

てパルスBを出力する論理回路である。したがって、複合同期信号SYNがノイズ状態にない正常な信号の場合には、パルスBとしてパルスCUTが出力され、ノイズ状態の場合にはパルスBとして一定のハイレベルが出力される。つまり、ノイズ状態の場合には、パルスCUTがパルスAによって無効にされる。

SYNカウンタ10は、カウンタ2で生成されるパルスMSKによって初期化され、複合同期信号SYNを計数する回路であり、その計数の2カウント目から3カウント目までの期間がローレベルに変化する第2図(5)に示すようなパルルスMと出力する内の関係のである。この場合のパルスMは、複合同期信号SYNに付加されるコピーガード信号CGの開始時点を示す信号となっている。

ラッチ 個路 1 1 は、カウンタ 2 で生成されるパルス M S K によってセットされ、 S Y N カウンタ 1 0 から出力されるパルス M によってリセットされ、第 2 図 (4) に示すようにパルス M の立ち下がり時点からパルス M S K の立ち下がり時点まで

低号を選択し、パルス B がパルス C U T を無効とした一定のハイレベルの信号のときに、切換回路 13はマスクされない元の複合同期信号 S Y N を 複合同期信号 S Y として 選択する。

次に、第2図のタイミングチャートを参照して 上記問期回路の動作を説明する。

複合同期信号として、第2図(2)および第2図(6)に示すように水平同期信号の同にコピーガード信号CGを付加した複合同期信号SYNに基づき、垂直同期成分分離回路3および垂直同期信号とは回路4を経て第2図(7)に示す垂直同期信号VHが生成される。

一方、SYNカウンタ10では、カウンタ2で生成されるパルスMSKによって初期化されて、複合同期信号SYNを計数し、第2図(5)に示すパルスMを出力する。

次段のラッチ回路 1 1 では、そのパルス M と上記カウンタ 2 からのパルス M S K とに基づき、第 2 図 (4) に示すようにコピーガード信号 C G を

の期間がローレベルに変化するパルスSYNMS Kを出力する回路である。この場合のパルスSY NMSKは、複合同期信号SYNに付加されるコピーガード信号CGをマスクする信号となってい

ゲート回路12は、上記バルスSYNMSKによって第2回(6)に示す複合同期信号SYNをマスクした信号、つまり複合同期信号SYNからコピーガード信号CGを除去した第2回(12)に示すマスク済み複合同期信号SYNOを得る回路である。

除去するマスクとなるパルス S Y N M S K を出力

次段のゲート回路12では、上記パルスSYNMSKによって複合同期信号SYNをマスクレ、第2四(12)に示すようにコピーガード信号CGを除去したマスク済み複合同期信号SYNOを出力する。

次段の切換回路13では、ORゲート9かち与えられるパルスBに応じて、元の複合問期信号SYNとマスク済み複合同期信号SYNOのいずれかをPLL回路1に入力する複合同期信号SYとして選択する。

P しし回路 1 に入力された複合問期信号 S Y に基づき、その P しし回路 1 および次段のカウンタ2 を経て生成される第 2 図(1)に示す水平同期信号H S と、垂直同期信号生成画路 4 によって生成される第 2 図(7)に示す垂直同期信号 V H とによって、 H S カウンタ 5 からは、 第 2 図(8)~(10)に示すパルス N 1、 N 2、 C U T が出力される。

ゲート回路6では、上記パルスN1がローレベルの期間、複合同期信号SYNを通過させ、信号SCKとして次段のノイズ判定回路7に入力する。

ノイズ判定回路ででは、水平同期信号HSによる初期化の後、上記信号SCKを計数するが、複合同期信号SYNがノイズ状態にない正常なとき、そのカウント値はcカウントに達せずる。これに対して、複合同期信号SYNがノイズ状態にあるとき、カウント値はcカウントに達し、ノイズ制定回路でからパルスNが出力される。つまり、ノイズありと判定される。

ノイズ判定回路でによってノイズありと判定された場合には、そのノイズ判定回路でから出力されるパルスNと、HSカウンタ5から出力されるパルスN2とに基づき、次段のラッチ回路8からパルスCUTを無効にする第2因(14)に示すパルスAが出力される。

複合同期信号 S Y N がノイズ状態にない正常のとき上記パルス A は出力されないので、 O R ゲー

れない元の複合関期信号SYNを選択する。

ちなみに、ノイズ状態で複合同類信号SYNにマスクをかけるものとすると、ノイズ状態で複合同類信号が入れた状態から複合同類信号が入ってきて同期を引き込んだときに、その引込み速度が遅くなるという事態が生じる。また、電波強度が弱電界のテレビ信号の場合に、複合同期信号SYNにマスクをかけた場合には、同期がかかりにくいという事態が生じる。

この実施例では、上述したようにノイズ状態の有無に応じて複合同類信号SYNにマスクをかけるか否かを決めるようにしているので、上述したような同期の引込み速度が遅れたり、同期がかかりにくくなるという事態を回避できる。

また、コピーガード信号CGを付加した複合同期信号を取り扱うのはピデオテープ再生の場合であるから、この場合はノイズ状態や弱電界の条件とは異なる条件であり、したがってマスクをかけても同期引込み速度が遅れたり、同期がかかりにくくなることはない。

ト 9 の出力であるパルスBとしてパルスCUTが 切換回路13に与えられる。

したがって、切換回路13ではPLL回路1に

入力する複合同期信号SYとして、パルスBがローレベルの期間、コピーガード信号CGを除去る。
たマスク済み複合同期信号SYNがノイーカーには、PLL回路1には、Yがピースがピート信号CGを除去した複合に組因する乱れが生にはコピーガード信号CGに起因する乱れが生に

一方、複合関係信号SYNがノイズ状態にある場合には、ノイズ判定回路7からパルスNが出力され、このとき次段のラッチ回路8から出力されるパルスAによって、HSカウンタ5から出力されるパルスCUTは無効となり、ORゲート9から切換回路13に入力する複合同類信号SYとして、切換回路13はマスクさ

なお、上記実施例では、複合同期信号SYNにコピーガード信号CGが付加されていない場合でも、ノイズ状態でない限り、マスク済み複合同期信号SYNOは今スクしないでスク海み複合同期信号SYNOはマスクしない元の復号同期信号SYNOに号となるので何等問頭はない。

発明の効果


ない。

特開平4-115790 (6)

4、図面の簡単な説明


第1回は本発明の一実施例である同期回路の構成を示すプロック図、第2回はその同期回路の動作を示すタイミングチャート、第3回は従来の同期回路の構成を示すプロック図である。

1 … P L L 回路、 2 … カウンタ、 3 … 垂直同期成分分離回路、 4 … 垂直同期信号生成回路、 5 … HSカウンタ、 6 , 1 2 … ゲート回路、 7 … ノイズ判定回路、 8 , 1 1 … ラッチ回路、 9 … ORゲート、 1 0 … SYNカウンタ、 1 3 … 切換回路 代理人 弁理士 西教 圭一郎 **新 3 数**



金 1 配

特開平4-115790(7)



第 2 图

弗1貝の続き		
⑤Int. Cl. ⁵	識別記号	庁内整理番号
H 04 K 1/00 H 04 L 7/08 H 04 N 5/10	Z A Z	7117-5K 8949-5K 9070-5C